



Universidad del Bío-Bío
Facultad de Ciencias Empresariales
Ingeniería Civil en Informática

Informe de laboratorio N°1

Convertidor Analógico - Digital

Integrantes : Oscar Illanes Garrido
Gabriela Maureira Ocaña
Bastian Palma Navarrete

Docente : Julio C. Alarcón Monteros

Asignatura : Sistemas Digitales

Carrera : Ingeniería Civil en Informática

Chillán, 10 de abril de 2026.



Índice

Introducción	2
Objetivos	2
Objetivo General:	2
Objetivos específicos:	2
Desarrollo teórico	3
Diseño del sistema digital	6
Esquema general del sistema	6
Resolución del ADC	7
Frecuencia de muestreo	7
Relación entre el voltaje de entrada y la salida digital	8
Resultados esperados	8
Análisis del diseño	9
Simulación del circuito	10
Verificación de la frecuencia de muestreo	11
Verificación del funcionamiento del ADC	12
Caso 1: <i>Maximo</i>	12
Caso 2: <i>minimo</i>	14
Caso 3: <i>Punto aleatorio</i>	15
Conclusión	16
Anexo	17



Introducción

Es común preguntarse cómo las señales físicas del mundo real -como la voz humana al hablar por un micrófono o las variaciones de temperatura- logran transformarse en los datos que procesan nuestras computadoras. Para responder a esta interrogante, en este primer laboratorio se abordó el diseño de un Convertidor Analógico-Digital (ADC), un sistema que sirve como el ejemplo perfecto de cómo estas magnitudes continuas se traducen al lenguaje binario que sustenta la tecnología actual.

Para facilitar su lectura, el documento se divide en distintas secciones. Se comienza con la definición de los objetivos planteados, seguido del desarrollo teórico que sirvió como base para la actividad. El núcleo del trabajo se encuentra en la sección de "Diseño del sistema digital", donde se exponen conceptos clave, desarrollo matemático argumentativo y representaciones gráficas para una mejor comprensión.

Es importante tener en cuenta ciertas consideraciones metodológicas. A lo largo del texto se emplea lenguaje técnico para definir los conceptos. Además, debido a los requerimientos del laboratorio, la simulación se llevó a cabo en Multisim, por lo que los datos analizados asumen condiciones ideales de operación.

Finalmente, el informe concluye con un análisis experimental en el que se exploran los resultados obtenidos y se comparan con los valores esperados teóricamente.

Objetivos

Objetivo General:

- Comprender y validar el proceso de digitalización de una señal analógica mediante el diseño y simulación de un circuito convertidor analógico-digital

Objetivos específicos:

- Determinar las características de digitalización de una señal analógica senoidal de 50hz operando en un rango de -12 a +12 volt.
- Diseñar y simular un circuito ADC para la señal analógica utilizando el software Multisim, visualizando la salida mediante un display de LEDs
- Comprobar empíricamente la relación teórica entre el voltaje de entrada y el código binario de salida contrastando éstos con los datos obtenidos.

Desarrollo teórico

El proceso de convertir una cantidad analógica a digital en el mundo físico comienza generalmente con el uso de un transductor, dispositivo encargado de convertir una magnitud física en una señal eléctrica analógica proporcional. Una vez obtenida esta señal, el estudio se centra en el **convertidor analógico-digital (ADC)**, el cual actúa como el componente esencial para transformar dichas señales (voltajes, intensidades entre otros) continuas en representaciones binarias discretas.

Es fundamental definir que, según Floyd, 2006 considera una magnitud analógica como aquella que toma valores continuos, mientras que una magnitud digital toma un conjunto de valores discretos. En la práctica, la mayoría de cosas que se pueden medir cuantitativamente aparecen naturalmente de forma analógica. Por ejemplo, en la Figura 1 se representan voltajes durante un rango continuo de tiempo.




Figura 1: Representación gráfica de una señal analógica

Un ADC no puede proporcionar una representación binaria para los infinitos puntos que componen la gráfica [Figura 1] ya que es inviable computacionalmente. Por esto es que digitaliza mediante un proceso de muestreo, el cual consta de tomar un número suficiente de valores discretos en determinados periodos de tiempo (eje x) de una forma de onda como para poder definir adecuadamente esa forma de onda (Floyd, 2006). Como consecuencia de lo anterior, se obtiene la Figura 2.




Figura 2: Representación de los voltajes muestreados de la Figura 1

Cuando hay que muestrear una señal analógica, es necesario satisfacer ciertos criterios para poder representar de manera precisa la señal original.

- **Teorema del muestreo (Nyquist-Shannon):** Establece que para poder representar una señal analógica discretizada sin pérdida de información, la frecuencia de muestreo (f_s), debe ser al menos dos veces superior a la componente de mayor frecuencia (f_{max}) de la señal analógica.

$$f_s \geq 2f_{max} \quad (1)$$

Una analogía simple que nos permite comprender este teorema es imaginarse una pelota en movimiento, la cual se quiere fotografiar. Si se toma una única fotografía, no es posible extraer información sobre el comportamiento de la pelota. Al incrementar el número de capturas en instantes equiespaciados, permite determinar con mayor precisión la trayectoria seguida durante el rebote. Este concepto se traslada directamente al procesamiento de señales mediante el Teorema de Nyquist-Shannon antes mencionado.

Una vez realizado en proceso de muestreo bajo los criterios de Nyquist, se procede a la cuantificación, Floyd, 2006 establece la cuantificación como «el proceso de convertir la salida del circuito de muestreo en una serie de códigos binarios que representan la amplitud de la entrada analógica en cada uno de los instantes de muestreo». En otras palabras es designarle un valor binario a los intervalos de voltajes muestreados (eje y), en la Figura 3 se puede apreciar como se ilustra la cuantificación de una onda analógica en cuatro niveles (2 bits). Además de una onda representada con forma de «escalera», esto es resultado de mantener el voltaje constante (retención) para que el ADC pueda asignar el código binario sin errores por variaciones de la señal.




Figura 3: Forma de onda de salida con cuatro niveles de cuantificación (Floyd, 2006, p. 842).

La precisión con la que el ADC representa una señal analógica está determinada por su resolución, concepto que define el cambio mínimo de voltaje necesario para provocar un cambio en el código binario de salida. Este parámetro se manifiesta físicamente como el voltaje de resolución o tamaño del escalón de cuantización, y se calcula dividiendo el rango total de voltaje de entrada ($V_{ref+} - V_{ref-}$) por el número total de niveles discretos que el convertidor puede generar (2^n , donde n es el número de bits).

En un sistema donde se emplean más bits, este voltaje de resolución disminuye, lo que permite que los escalones de la Figura 3 sean más pequeños y, por lo tanto, la aproximación a la señal original sea mucho más exacta. Por el contrario, un voltaje de resolución muy elevado genera un error de cuantización más notorio. Este error se define formalmente como la diferencia entre el valor de voltaje analógico real presente en la entrada y el valor discreto asignado por el ADC, el error de cuantización máximo es de $\pm \frac{1}{2}LSB$ (o la mitad del voltaje de resolución).

Como se observa en la Figura 4, el proceso de cuantificación culmina con la generación de una salida digital que representa la magnitud de la señal analógica original. En esta etapa, el convertidor traduce los niveles de voltaje escalonados en una serie de códigos binarios, los cuales se manifiestan como un tren de pulsos lógicos.




Figura 4: Representación de codificación de un convertidor analógico-digital (Floyd, 2006, p. 842)

Diseño del sistema digital

Para el desarrollo del sistema de conversión analógico-digital, se definió un esquema basado en bloques funcionales, el cual permite representar de manera clara el funcionamiento general del sistema sin necesidad de mostrar el circuito implementado en el software de simulación Multisim. Este enfoque facilita la comprensión del proceso de conversión desde la señal analógica hasta su representación digital.

El sistema está compuesto por los siguientes bloques principales:

- Generador de señal senoidal (entrada analógica)
- Convertidor Analógico-Digital (ADC de 8 bits)
- Generador de señal de muestreo
- Sistema de visualización de salida digital (LEDs)

La señal de entrada corresponde a una señal eléctrica analógica de tipo senoidal, con un rango de -12V a 12V y una frecuencia de 50 Hz. Esta señal es aplicada a la entrada del ADC, el cual convierte el valor instantáneo del voltaje en un código binario de 8 bits.

Por otra parte, el generador de señal de muestreo entrega una señal cuadrada de 1000 Hz, la cual determina los instantes en que se realiza cada conversión. Finalmente, la salida digital es representada mediante un conjunto de LEDs, que permiten visualizar el código binario generado.

Esquema general del sistema

El funcionamiento del sistema se puede representar mediante el siguiente diagrama de bloques:




Figura 5: Esquema general correspondiente a la simulación.



En la Figura 5 se observa que la señal analógica es aplicada al ADC, mientras que la señal de muestreo define los instantes en los cuales se realiza la conversión. Como resultado, se obtiene una salida digital que corresponde a un valor binario proporcional al voltaje de entrada en cada instante de muestreo.

Resolución del ADC

Para analizar el comportamiento del sistema, se calcula la resolución del convertidor, la cual corresponde al cambio mínimo de voltaje que puede ser representado:

$$V_{res} = \frac{V_{max} - V_{min}}{2^n} \quad (2)$$

Donde:

- $V_{max} = 12V$
- $V_{min} = -12V$
- $n = 8$ bits

Reemplazando:

$$V_{res} = \frac{12 - (-12)}{256} = 0.09375V$$

De acuerdo con la ecuación 2, cada incremento en el valor digital representa aproximadamente 0.09375 V, lo que define la precisión del sistema.

Frecuencia de muestreo

De acuerdo con lo solicitado, el sistema debe realizar 20 muestras por cada ciclo de la señal senoidal. Para ello, se utiliza la siguiente relación:

$$f_s = f \times N \quad (3)$$

Donde:

- $f = 50$ Hz
- $N = 20$ muestras

$$f_s = 50 \times 20 = 1000 \text{ Hz}$$



Según la ecuación 3, la frecuencia de muestreo del sistema es de 1000 Hz, lo que asegura una adecuada representación de la señal de entrada (por teorema del muestreo).

Relación entre el voltaje de entrada y la salida digital

La relación entre el voltaje de entrada y el valor digital generado por el ADC se puede expresar mediante la siguiente ecuación:

$$D_{10} = \frac{V_{in} - V_{min}}{V_{res}} \quad (4)$$

Donde:

- D_{10} : Valor decimal
- V_{in} : Voltaje de entrada
- V_{min} : Voltaje de referencia mínimo (-12V)
- V_{res} : Voltaje de resolución (0.09375V)

Reemplazando:

$$D_{10} = \frac{V_{in} - (-12)}{0.09375}$$

Esta ecuación (4) permite determinar el código decimal asociado a los valores de entrada dentro del rango de operación del ADC.

Resultados esperados

A partir del análisis teórico, se espera que el ADC genere un código binario proporcional al voltaje de entrada. En particular:

- Para $V_{in} \approx -12V \rightarrow 00000000$
- Para $V_{in} \approx 0V \rightarrow 10000000$
- Para valores intermedios $\rightarrow$ Aumento progresivo
- Para $V_{in} \approx 12V \rightarrow 11111111$

Además, se espera que la señal digital resultante presente una forma escalonada, producto del proceso de cuantización propio del ADC.



Como ejemplo, para un voltaje de entrada (V_{in}) = **2.5 V** y utilizando la ecuación 4 :

$$D_{10} = \frac{2.5 + 12}{0.09375} = \frac{14.5}{0.09375} \approx 154.67$$

El valor se trunca a 154, ya que el ADC no realiza redondeo sino cuantización por niveles discretos. El valor decimal 154 corresponde al código binario: **10011010**

Este resultado es coherente con el comportamiento esperado del ADC y permite su comparación con los valores obtenidos en la simulación, verificando así el correcto funcionamiento del sistema diseñado.

Análisis del diseño

El sistema diseñado permite convertir una señal analógica en una señal digital de forma adecuada, cumpliendo con el funcionamiento esperado de un ADC.

La resolución del ADC define qué tan preciso es el sistema, ya que indica el cambio mínimo de voltaje que se puede representar. Debido a esto, existe un pequeño error llamado cuantización, ya que no todos los valores analógicos pueden representarse exactamente.

Por otra parte, la frecuencia de muestreo utilizada (1000 Hz) permite tomar suficientes muestras de la señal en cada ciclo, lo que asegura que su forma senoidal se represente de buena manera.

Además, se observa que la salida digital aumenta a medida que aumenta el voltaje de entrada, lo que demuestra que el sistema funciona de forma coherente.

En conjunto, este análisis permite tener una base para comparar con los resultados de la simulación y comprobar que el sistema funciona correctamente.



Simulación del circuito

A continuación, se presenta la simulación del circuito diseñado anteriormente, la cual fue realizada utilizando el software Multisim. El objetivo de esta etapa es verificar el correcto funcionamiento del sistema y comparar los resultados obtenidos con el análisis teórico.

El circuito implementado se muestra en la figura 6. En este, se utilizó una fuente de señal senoidal configurada con un rango de -12 V a 12 V y una frecuencia de 50 Hz, representando la señal de entrada. Además, se incorporó un generador de señal cuadrada de 1000 Hz, el cual actúa como señal de muestreo.

Antes de adentrarse en la simulación del circuito es fundamental definir los elementos más importantes que conforman al convertidor analógico-digital (ADC):

- **V_{in} (voltaje de entrada):** Es la señal analógica continua que proviene del transductor, en el circuito esta terminal está conectada a una fuente de $ACVOLTAGE$ configurada a 12Vpk y 50 Hz.
- **V_{ref+} (voltaje de referencia máxima):** Esta entrada define el rango máximo del ADC. En la simulación, V_{ref+} se conecta a una fuente VCC de 12 V
- **V_{ref-} (voltaje de referencia mínimo):** Esta entrada definen el rango mínimo del ADC. En la simulación, V_{ref-} se conecta a una fuente a una fuente VDD de -12 V
- **SOC (Start of Conversion):** Este puerto recibe la señal de un reloj digital (DIGITAL_CLOCK) ajustado a una frecuencia (f_s) de 1000 Hz. Esta conexión es fundamental para dictar el ritmo del muestreo, cumpliendo con el criterio de obtener 20 muestras por ciclo de la señal de entrada.
- **D0-D7P** La salida digital se obtiene a través de los terminales D0 a D7, los cuales se conectan a una barra de 8 LEDs para visualizar el código binario generado.




Figura 6: Circuito en Multisim

Verificación de la frecuencia de muestreo

Para comprobar que el sistema realiza 20 muestras por ciclo, se simuló un período completo de la señal de entrada y se observaron los pulsos del reloj en el osciloscopio.




Figura 7: Frecuencia de muestreo correspondiente a la onda senoidal

En la Figura 7 se visualiza la señal analógica en color rojo, correspondiente al canal A, y la señal de muestreo en color verde, correspondiente al canal B. Al analizar el intervalo que corresponde a un período completo de la señal senoidal, es posible identificar la cantidad de pulsos generados por la señal de muestreo.

Al realizar este análisis, se determinó que dentro de un ciclo completo se presentan 20 pulsos, lo cual coincide con lo establecido en el diseño del sistema. Esto confirma que la frecuencia de muestreo utilizada permite obtener la cantidad de muestras requeridas para representar adecuadamente la señal de entrada.



Para respaldar esta observación, es necesario considerar la configuración del osciloscopio utilizada durante la simulación, en particular:

- Base de tiempo: 5 ms/Div
- Canal A (señal analógica): 5 V/Div
- Canal B (señal de muestreo): 2 V/Div

La base de tiempo de 5 ms/Div indica que cada división horizontal en la pantalla del osciloscopio representa 5 milisegundos. Esto permite visualizar un período completo de la señal senoidal, considerando que su período es de 20 ms (correspondiente a una frecuencia de 50 Hz).

Por otra parte, la escala del canal A de 5 V/div significa que cada división vertical equivale a 5 volts, lo que permite observar correctamente la amplitud de la señal analógica en el rango de -12 V a 12 V.

En el caso del canal B, una escala de 2 V/div permite visualizar de forma clara los pulsos de la señal de muestreo, facilitando su conteo dentro del período de la señal.

Gracias a esta configuración, es posible identificar de manera precisa tanto la duración de un ciclo como la cantidad de pulsos presentes en este, lo que permite validar que el sistema cumple con las 20 muestras por ciclo definidas en el diseño.

Verificación del funcionamiento del ADC

Una vez comprobado que el sistema realiza correctamente las 20 muestras por ciclo, se procedió a verificar que el circuito es capaz de convertir adecuadamente la señal analógica en una señal digital.

Para esto, se analizaron distintos puntos de la señal de entrada, deteniendo la simulación en momentos específicos para medir el voltaje de entrada y observar la salida digital entregada por el ADC. Posteriormente, estos valores fueron comparados con los resultados esperados utilizando la ecuación (4).

Con el fin de evaluar correctamente el comportamiento del sistema, se seleccionaron cinco situaciones representativas de la señal:

Caso 1: Maximo

Para este caso se configuro la simulación para detenerse a los 0.0251 segundos, esto debido a que la frecuencia de la señal es de 50 Hz, es decir el periodo (T) es de 20 ms y el pico máximo muestreado ocurre al primer cuarto del segundo ciclo. El resultado se puede apreciar en la Figura 8.




Figura 8: Onda senoidal del Multisim en su pico mas alto (12V)

Podemos notar que el voltaje obtenido de la simulación esta dada por T2 en el channel_A, el cual corresponde al valor de 12V concordando efectivamente con V_{ref+} . Según los LEDs el valor asignado para 12V es de **11111111** (8 bits encendidos), para verificar este código se utilizara la ecuación (4) planteada anteriormente:

De acuerdo con los datos del diseño:

- Voltaje de entrada (V_{in}): 12 V
- Voltaje de referencia mínimo (V_{min}): -12 V
- Voltaje de resolución (V_{res}): 0.09375 V

$$D_{10} = \frac{12 - (-12)}{0.09375} = \frac{24}{0.09375} = 256$$

Notar que el valor decimal de 256 convertido a binario corresponde a **100000000** el cual es de 9 bits. Dado que el convertidor analógico-digital es de $n = 8$ bits, el rango de salida está limitado a un valor máximo de $2^n - 1$, es decir, un intervalo de $[0, 255]$. Por lo tanto, el valor decimal se satura en el límite superior (255).

$$255_{10} = 11111111_2$$

El código binario calculado coincide con la visualización de la simulación en Multisim, donde se observan los 8 LEDs de la barra encendidos. Esto valida que el ADC está en un funcionamiento correcto para el límite superior de voltaje (V_{ref+})

Caso 2: mínimo

Para el voltaje **mínimo**, se volvió a configurar la simulación, esta vez para detenerse a los 0.0151 segundos, bajo la misma lógica se dedujo que el pico mas bajo ocurriría al tercer cuarto del primer ciclo. El resultado se puede apreciar en la Figura 9.




Figura 9: Onda senoidal del Multisim en su pico mas bajo (12V)

El voltaje obtenido de esta medición esta dado por T1 en channel_A, el cual corresponde al valor de **-12V** concordando con la configuración establecida en V_{ref-} . Los LEDs nos indican que el código binario asignado para los -12V es de **00000000** (8 bits apagados), para verificar este código se usara la ecuación 4:

De acuerdo a los datos del diseño:

- Voltaje de entrada: $V_{in} = -12 \text{ V}$
- Voltaje de referencia mínimo: $V_{min} = -12 \text{ V}$
- Voltaje de resolución: $V_{res} = 0.09375 \text{ V}$

$$D_{10} = \frac{-12 - (-12)}{0.09375} = \frac{0}{0.09375} = 0$$

Dado que el resultado decimal es 0, su representación en un sistema de 8 bits corresponde a todos los dígitos en estado lógico bajo:

$$0_{10} = 00000000_2$$

Este resultado confirma que el ADC está correctamente calibrado con respecto a su voltaje de referencia negativo (V_{ref-}), asignando el valor mínimo de la escala digital al límite inferior.

Caso 3: Punto aleatorio

En este caso, se pausó la simulación cuando la salida mostró una señal analógica arbitraria. El voltaje correspondiente a la mediante esta dado por T2 en channel_A el cual entrega un valor de **-3.704V** junto a un código binario de **01011000**, lo anterior se aprecia en la Figura 10.




Figura 10: Onda senoidal del Multisim en un punto arbitrario (12V)

A diferencia de los casos anteriores, en esta instancia se busca validar el voltaje de entrada (V_{in}) a partir del código binario entregado por el ADC en un instante arbitrario de la simulación.

Los parámetros de diseño se mantienen constantes:

- Voltaje de referencia mínimo: $V_{min} = -12 \text{ V}$
- Voltaje de resolución: $V_{res} = 0.09375 \text{ V}$

$$01011000_2 \Leftrightarrow 88_{10}$$

Utilizando la ecuación 4 despejando en función del voltaje de entrada:

$$V_{in} = (D_{10} \cdot V_{res}) + V_{min} \Rightarrow (88 \cdot 0.09375) + (-12) = -3.75 \text{ V}$$

El voltaje teórico calculado es de -3.75 V . Al contrastar este valor con la medición en la Figura 10, la cual entrega un valor de -3.704 V , se observa una diferencia de apenas 0.046 V .

Esta discrepancia es inferior al voltaje de resolución calculado (0.09375 V) y se sitúa dentro del margen del error de cuantización ($\pm 0.046875 \text{ V}$), lo que confirma que el ADC está asignando correctamente los niveles discretos.



Conclusión

El laboratorio permitió culminar de manera exitosa el estudio y la implementación simulada en un Convertidor analógico-Digital(ADC), un componente fundamental para la arquitectura de sistemas informáticos modernos y el procesamiento de señales empíricas. a lo largo del desarrollo teórico y práctico, se evidencio empíricamente como las magnitudes físicas continuas, que varían de manera infinita en el tiempo, pueden ser traducidas a un lenguaje discreto, posibilitando su procesamiento y almacenamiento en sistemas digitales computacionales.

Comenzando por la implementación del teorema de Nyquist que demostró ser un pilar clave para la viabilidad del proceso de discretización. Al trabajar bajo una señal analógica de entrada senoidal con una frecuencia de 50hz, se establece un muestro a una frecuencia de un 1khz esto permitió un total de 20 muestras por ciclo. Esta relación de diseño superó holgadamente el requisito mínimo teórico de muestrear al menos al doble de la frecuencia máxima de la señal, asegurando de esta manera una representación precisa de la onda y mitigando así el riesgo de posibles pérdidas de información o distorsión estructural durante el proceso.

Por otra parte, el proceso de cuantificación facilitó comprender las limitaciones de precisión que son inherentes a los componentes de hardware. Al implementar un ADC de 8 bits para un rango de operación comprendiendo entre -12v y 12v, el sistema entregó una capacidad de 256 niveles discretos. Esto se tradujo directamente en un voltaje de resolución exacto de 0.09375V por cada incremento binario. Este valor se determina como el “escalón” de digitalización e ilustra físicamente la fidelidad de la conversión. El diseño de sistemas que convierten señales analógicas a digitales enfrenta un error de cuantización inevitable, equivalente a la mitad del voltaje de resolución. Aunque en este caso se logra una precisión adecuada, la teoría indica que aumentar los bits del convertidor reduce este error, mejorando la fidelidad de la reconstrucción de la señal original. Es crucial entender este margen de error al diseñar sistemas informáticos, ya que la calidad de los datos digitalizados influye en la fiabilidad del software, evitando errores causados por lecturas imprecisas.

La simulación realizada bajo condiciones ideales validó completamente el desarrollo matemático previo. Se logró transformar un voltaje analógico de 2.5 V en un tren de pulsos visible a través de LEDs, con un valor cuantificado de 154 que corresponde a la salida binaria 10011010. La coincidencia entre los resultados teóricos y empíricos obtenidos en la simulación en Multisim confirma el óptimo funcionamiento del diseño sistémico.

En síntesis, este laboratorio validó los principios de digitalización y demostró que integrar la teoría y simulación previa ante cualquier implementación física es de suma importancia. Dominar los conversores ADC, sus resoluciones y frecuencias de muestreo, resulta indispensable para el desarrollo de sistemas informáticos capaces de procesar e interpretar las variaciones continuas que conlleva el mundo físico.



Referencias

- Floyd, T. L. (2006). *Fundamentos de sistemas digitales* (9a) [Traducción de Eduardo Barrera López de Turiso]. Pearson Educación S.A.
- Tocci, R. J., Widmer, N. S., & Moss, G. L. (2007). *Sistemas digitales. Principios y aplicaciones* (10a) [Traducción de Alfonso Vidal Romero Elizondo]. Pearson Educación.

Anexo

Tabla de cuantización del ADC de 8 bits (256 niveles):

https://docs.google.com/spreadsheets/d/1Zy71eyLFHjzah7Zh_w69UBaSy9Q9xg6tVxTYqClr43Q/edit?usp=sharing